会议的主题是“天权产品质量回溯”。这个专项是在天权4号小批量试产完成后激活的。。但章宸在数据分析中发现了一个值得警剔的规律:良率的波动不是随机的，而是与晶圆上的位置强相关。
边缘局域的芯片，性能参数比中心局域的芯片平均差了百分之三到百分之五。这个差异在规格书允许的范围内，不影响芯片的正常使用。但章宸担心的是——如果这个差异是某种系统性问题的征兆，那么在规模化量产后，问题可能会被放大。
“各位，天权4号小批量试产的五百颗芯片，我们在十八个测试舱里做了全参数测试。测试结果汇总在这里。”章宸调出了一张热力图，上面是一块十二英寸晶圆的平面图，不同颜色代表不同位置的芯片性能表现。
“中心局域，绿色，性能达标率百分之九十八。边缘局域，黄色到橙色，性能达标率百分之九十一到百分之九十五。边缘局域的芯片，主要问题是——漏电流偏高、最大主频偏低、以及SRAM的位错误率略高。”
“这三个问题，指向同一个根因——工艺偏差。晶圆边缘的薄膜沉积均匀性比中心局域差，导致晶体管的阈值电压漂移。阈值电压漂移，导致漏电流增加、主频下降、存储单元稳定性变差。”
林薇皱起了眉头。“这个根因我们不是早就知道了吗？追光三期量产的时候，膜厚均匀性的问题就暴露过。张京京的团队做了工艺优化，把均匀性从百分之三提升到了百分之一点五。按理说，一点五的均匀性，不应该导致这么明显的性能差异。”
章宸说:“一点五的均匀性，对于普通芯片来说足够了。但天权4号用的是存算一体架构，计算单元和存储单元紧耦合，对工艺偏差的敏感度比传统芯片高一倍。边缘局域百分之一点五的膜厚偏差，映射到晶体管性能上，就是百分之五的差异。”
“问题的关键是——我们在设计天权4号的时候，用的工艺偏差模型是基于传统芯片的经验数据。我们低估了存算一体架构对工艺偏差的敏感度。这不是制造的问题，是设计的问题。”
会议室里安静了几秒。
孙总监率先开口。“章总，你的意思是——天权4号的性能差异，不是追光产线的问题，是我们设计时没有充分考虑工艺偏差？”
章宸点头。“对。追光产线的均匀性一点五，已经是国内最高水平了，甚至比旧秩序的一些产线还好。但存算一体架构对均匀性的要求，不是一点五，而是一点零。我们的设计，超出了产线的能力边界。或者说，产线的能力边界，比我们预想的窄。”
林薇在白板上写下了几个关键词:“设计-工艺协同优化”。
“章宸的发现很重要。天权4号的问题，不是追光产线不行，而是我们的设计流程里缺了一个环节——设计-工艺协同优化。设计团队用理想的工艺模型做仿真，制造团队用现实的产线能力做生产，两个模型之间的偏差，就是芯片性能差异的来源。”
“天权5号，不能再犯同样的错误。从今天开始，设计团队和制造团队要共用同一个工艺模型。这个模型，必须基于追光产线的实际测试数据，不是理想值，是统计分布。设计团队在做仿真的时候，要用这个模型跑蒙特卡洛分析，看看设计在工艺偏差下的鲁棒性。”
章宸说:“这个方向对。但有一个问题——工艺模型的创建，需要大量的测试数据。追光产线虽然跑了一年多，但数据积累还不够。要创建高精度的统计模型，至少需要一万片晶圆的测试数据。我们现在只有三千片。”
老韩插了一句:“数据不够，可以加测。合城产线现在每周跑两百片追光三期的晶圆，每片晶圆做完电测试后，数据自动上载到中央数据库。按照这个速度，两个月内就能凑够一万片。”
林薇说:“好。老韩，你负责协调产线的测试资源。章宸，你负责设计数据采集的规格和格式。赵静，你负责用AI模型分析数据，找出工艺参数和芯片性能之间的关联规律。两个月后，我要看到一个可用的设计-工艺协同优化模型。”
三人同时点头。
会议进入第二个议题——天权4L的亚阈值设计是否也存在同样的问题。
孙总监调出了天权4L的设计文档。“天权4L用的是亚阈值电路技术，晶体管工作在阈值电压附近，对工艺偏差的敏感度比传统电路高一个数量级。天权4号的百分之五偏差，到了天权4L上，可能会放大到百分之二十到三十。”
“我们的应对策略是——在设计阶段，用更保守的时序裕量。传统电路留百分之十的裕量，亚阈值电路留百分之三十。但这会牺牲性能。天权4L的目标主频是八百兆赫，如果留百分之三十的裕量，实际只能跑到六百兆赫左右。”
章宸说:“留裕量